第六章 总线系统

中国大学MOOC
中国大学MOOC搜索：计组期末突击

本章节内容分析

本章节主要讲解：

- 总线的基本概念
- 总线的结构
- 总线的性能指标
- 总线的仲裁
- 总线的事务
- 总线的定时控制

了解概念、关注选择填空和判断

由于考试中考频和分值均较低，故只讲解与考试有关的内容

中国大学MOOC

6.1总线系统

1. 总线的基本概念

- 总线：是构成计算机系统的互连机构，一组能为多个部件分时共享的公共信息传送线路
  - 内部总线：CPU内部连接各寄存器及运算部件之间的总线
  - 系统总线：CPU同计算机系统的其他高速功能部件互相连接的总线
  - I/O总线：中、低速I/O设备之间互相连接的总线
  - 通信总线：用于计算机系统之间或计算机系统与其他系统（如远程通信设备、测试设备）之间信息传送的总线，通信总线也称为外部总线
  - 数据总线：用来传输各功能部件之间的数据信息，双向，位数与机器字长、存储字长有关
  - 地址总线：用来指出数据总线上源数据或目的数据所在的主存单元或I/O端口的地址， 单向，位数与主存地址空间的大小有关
  - 控制总线：传输的是控制信息，包括CPU送出控制命令和主存（外设）返回CPU的反馈信号

记住， 注意选题填空题

6.1总线系统

1. 总线的基本概念

- 总线的特性
  - 机械特性：尺寸、形状
  - 电气特性：传输方向和有效的电平范围
  - 功能特性：每根传输线的功能， 是地址、数据还是控制信号
  - 时间特性：信号的时序关系，在什么时间内有效

6.1总线系统

1. 总线的基本概念

- 标准总线
  - 系统总线
    - ISA，并行总线， 16位， 工作频率8M，最大传输率15MBps
    - EISA， 并行总线，32位， 工作频率8.33M，最大传输率33MBps
  - 局部总线
    - VESA, 并行总线， 用于传输图像，32位，
    - PCI， 并行总线， 支持即插即用，工作频率33/66M，最大传输率133/266MBps
    - APG, 并行总线，在PCI基础上扩展
    - PCI- E，串行总线， 支持全双工通信
  - 设备总线(通信总线)
    - RS-232, 串行总线， 用于极慢设备
    - SCSI，并行总线， 用于连接硬盘、打印机等
    - USB，串行总线，可即插即用，热插拔， 由很强的连接能力
    - IDE,集成设备电路， 连接硬盘和光驱

6.1总线系统

1. 总线的基本概念

- PCI总线的特点
  - PCI总线是一个与处理器无关的高速外围总线
  - PCI总线采用同步时序协议和集中式仲裁策略，并具有自动配置能力
  - PCI总线的基本传输机制是无限猝发式传送，不存在DMA，利用桥可以实现总线间额猝发式传送
  - 系统中允许有多条PCI总线， 可以使用HOST桥与HOST桥， 也可以使用PCI/PCI桥与已和HOST总线相连的PCI相连
  - 以桥连接的PCI总线结构具有很好的扩充性和兼容性，允许多条总线并行工作

关于总线的一个出题点， 注意选择填空和判断题

6.1总线系统

2. 总线的结构

- 单总线结构：是将CPU、主存、I/O设备都连接在一组总线上
- 特点：由于I/O设备与主存共用一组地址线，因此主存和I/O设备时统一编址的， CPU就可以像访问内存一样访问外部设备



单总线结构

6.1总线系统

2. 总线的结构

- 双总线结构：有两条总线，一条是主存总线，另一条是I/O总线
  - 主存总线：用于在CPU、主存和通道之间传送数据
  - I/O总线：用于在多个外部设备与通道之间传送数据
- 特点：将低速设备从单总线上分离出来， 需要增加通道等硬件设备



双总线结构

6.1总线系统

2. 总线的结构

- 三总线结构：增加一条DMA总线， 专门用于I/O高速设备与主存之间的信息交换

- 主存总线与DMA总线不能同时对主存进行存取，I/O总线只有在CPU执行I/O指令时才能用到



三总线结构

6.1总线系统

2. 总线的结构

- 多总线结构：总线桥是一种具有缓存、转换、控制功能的逻辑电路



桥式一种具有缓冲、转换、控制功能的逻辑电路

局部总线通常是连接高速的北桥芯片，用于连接了很多重要的硬件部件(如显卡、声卡等)

设备总线、通信总线:通常由南桥芯片控制，用于连接计算机与计算机，或连接计算机与外部I/O设备

6.1总线系统

3. 总线的性能指标

- 总线传输周期：指一次总线操作所需的时间，包括申请阶段、寻址阶段、传输阶段和结束阶段。总线传输周期通常由若干总线时钟周期构成
- 总线时钟周期：即机器的时钟周期
- 总线工作频率：总线上各种操作的频率，为总线周期的倒数。实际上指1秒内传送几次数据。

若：总线周期 $= N$个时钟周期

总线的工作频率 $=$ 时钟频率$/N$

- 总线时钟频率：即机器的时钟频率，它为时钟周期的倒数
- 总线宽度：又称总线位宽，它是总线上同时能够传输的数据位数，
- 总线带宽：总线的最大数据传输率，即单位时间内总线上最多可传输数据的位数，通常用每秒传送信息的字节数来衡量，单位可用字节/秒(B/s)表示。

总线带宽 $=$ 总线工作频率 $\times$ (总线宽度/8)

6.1总线系统

4. 总线仲裁

- 总线仲裁：以某种方式选择一个主设备优先获得总线的控制权
- 仲裁方式：
  - 集中式仲裁：需要总线控制器，每个功能模块有两条线连到总线控制器，一条是请求线，一条是应答线
    - 链式查询方式
    - 计数器定时查询方式
    - 独立请求方式
  - 分布式仲裁：不需要总线控制器，每个功能模块具有自己的仲裁号和仲裁器

6.1总线系统

5. 总线事务

- 总线事务：从请求总线到完成总线使用的操作序列
- 请求阶段：主设备（CPU或DMA）发出总线传输请求，并且获得总线控制权
- 仲裁阶段：总线机构决定将下一个传输周期的总线使用权授予某个申请者
- 寻址阶段：主设备通过总线给出要访问的从设备地址及有关命令，启动从模块
- 传输阶段：主模块和从模块进行数据交换，可单向或双向进行数据传送
- 释放阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权

中国大学MOOC

6.1总线系统

6. 总线的定时控制

- 同步定时方式：是指系统采用一个统一的时钟信号来协调发送和接收双方的传送定时关系
- 使用场合：适用于总线长度较短及总线所接部件的存取时间比较接近的系统

6.1总线系统

6. 总线的定时控制

- 异步定时方式：没有统一的时钟，也没有固定的时间间隔，完全依靠传送双方相互制约的“握手”信号来实现定时控制

- 异步定时方式又分为以下3种类型:
  - 不互锁方式
  - 半互锁方式
  - 全互锁方式

  特别注意

- 异步通信可用于并行传送或串行传送



不互锁方式：主模块的请求信号和从模块的回答信号没有互相制约关系



半互锁方式：主模块的请求信号和从模块的回答信号有简单的制约关系



全互锁方式：主模块的请求信号和从模块的回答信号有完全互相制约关系

6.1总线系统

相关题目

1. 挂接在总线上的多个部件（ **B** ）。

A.只能分时向总线发送数据，并只能分时从总线接收数据

B.只能分时向总线发送数据，但可同时从总线接收数据

C.可同时向总线发送数据，并同时从总线接收数据

D.可同时向总线发送数据，但只能分时从总线接收数据

总线是分时共享的， 分时是指同一时刻只允许有一个部件向总线发送信息，共享是指多个部件可以同时从总线上接收信息

2. 在总线上，同一时刻（ **A** ）。

A.只能有一个主设备控制总线传输操作

B.只能有一个从设备控制总线传输操作

C.只能有一个主设备和一个从设备控制总线传输操作

D.可以有多个主设备控制总线传输操作

主设备是对总线有控制权的设备， 从设备对总线没有控制权，只能响应从主设备发来的总线命令，一根总线可以连接若干个设备， 其中有一个或多个主控设备。 但是在某一个总线传输周期内，一个总线只能有一个主控设备控制总线， 选择一个从设备与之进行通信

6.1总线系统

相关题目

3. 系统总线用来连接（ C ）。
   A. 寄存器和运算器部件
   B. 运算器和控制器部件
   C. CPU、主存和外设部件
   D. 接口和外部设备

系统总线是CPU同计算机系统的其他高速功能部件互相连接的总线

4. 计算机使用总线结构便于增减外设，同时（ C ）。
   A. 减少信息传输量
   B. 提高信息的传输速度
   C. 减少信息传输线的条数
   D. 提高信息传输的并行性

计算机早期是分散连接的方式， 随时增减设备不容易实现，因此出现了总线

5. 系统总线中地址线的功能是（ D ）。
   A. 选择主存单元地址
   B. 选择进行信息传输的设备
   C. 选择外存地址
   D. 指定主存和I/O设备接口电路的地址

中国大学MOOC

6.1总线系统

相关题目

6. 在32位总线系统中，若时钟频率为500MHz，传送一个32位字需要5个时钟周期，则该总线的数据传输率是（**B**）。

A. 200MB/s　　B. 400MB/s

C. 600MB/s　　D. 800MB/s

解： 传送一个32位字需要5个时钟周期

时钟频率为500MHz，

时钟周期=$\frac{1}{\text{时钟频率}}=\frac{1}{500\text{MHz}}=2\times10^{-8}$

传输率=$\frac{4B}{5\times2\times10^{-8}}=400MB/S$

8. 某总线有104根信号线，其中数据线为32根，若总线工作频率为33MHz，则其理论最大传输率为（**C**）。

A. 164MB/s　　B. 33MB/s

C. 132MB/s　　D. 64MB/s7

解： 工作频率是33MHz

数据线32根， 宽度就是4B

最大的传输率=$4\times33=132MB/S$

6.1总线系统

相关题目

9. 下列总线标准中属于串行总线的是（ B ）。

A. PCI　B. USB　C. EISA　D. ISA8

USB是通用串行总线

9. 下列有关总线定时的叙述中，错误的是（ C ）。

A. 异步通信方式中，全互锁协议最慢

B. 异步通信方式中，非互锁协议的可靠性最差

C. 同步通信方式中，同步时钟信号可由各设备提供

D. 半同步通信方式中，握手信号的采样由同步时钟控制

全互锁方式是主模块发出请求信号，必须等到从模块给出应答以后， 才能撤销。 如果是从模块发出应答信号，也必须要等到主模块的请求信号撤销后再撤销。他们之间是互相制约的。非互锁方式是双方都不需要等待，过一段时间就自动撤销。所以全互锁最慢， 非互锁最不靠谱。 所以A和B都正确。 在同步通讯方式中，系统采用一个统一的时钟信号，而不是由各设备提供

6.1总线系统

相关题目

10. 在不同速度的设备之间传送数据，（ C ）。

A. 必须采用同步控制方式

B. 必须采用异步控制方式

C. 可以选用同步控制方式，也可选用异步控制方式

D. 必须采用应答方式

在不同速度的设备之间传送数据。 可以选择同步方式，也可以选择异步方式，只不过是各有优缺点

11. 同步通信之所以比异步通信具有较高的传输速率，是因为（ D ）。

A. 同步通信不需要应答信号且总线长度较短

B. 同步通信用一个公共的时钟信号进行同步

C. 同步通信中，各部件的存取时间较接近

D. 以上各项因素的综合结果

同步控制适用于总线长度较短及总线所接部件的存取时间比较接近的系统

中国大学MOOC

6.1总线系统

相关题目

12. 某32位计算机CPU主频为800MHZ，Cache命中时的CPI为4，Cache块大小为32字节。主存采用8体交叉存储方式。每个体的存储字长为32位，存储周期为40ns，存储器总线宽度为32位，总线时钟频率为200MHZ，支持突发传送总线事务。每次读突发传送总线事务的过程，包括送首地址和命令、存储器准备数据、传送数据。每次突发传送32字节，传送地址或32位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。

（1）CPU和总线的时钟周期各为多少总线的带宽(最大数据传输率)为多少?

解： CPU的时钟周期和主频互为倒数

CPU时钟周期=$\frac{1}{\text{主频}}=\frac{1}{800\text{MHz}}=1.25ns$

总线的时钟周期和总线的时钟频率互为倒数

总线时钟周期=$\frac{1}{\text{总线频率}}=\frac{1}{200\text{MHz}}=5ns$

传送地址或32位数据均需要一个总线时钟周期

总线带宽=$\frac{32}{8}\div 5ns=800MB/s$

6.1总线系统

相关题目

12. 某32位计算机CPU主频为800MHZ，Cache命中时的CPI为4，Cache块大小为32字节。主存采用8体交叉存储方式。每个体的存储字长为32位，存储周期为40ns，存储器总线宽度为32位，总线时钟频率为200MHZ，支持突发传送总线事务。每次读突发传送总线事务的过程，包括送首地址和命令、存储器准备数据、传送数据。每次突发传送32字节，传送地址或32位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。

（2）Cache缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取?

解： Cache缺失时， Cache的块大小为32字节， 每次突发传送也是32字节

需要一个总线事务来完成

6.1总线系统

12. 某32位计算机CPU主频为800MHZ，Cache命中时的CPI为4，Cache块大小为32字节。主存采用8体交叉存储方式。每个体的存储字长为32位，存储周期为40ns，存储器总线宽度为32位，总线时钟频率为200MH Z，支持突发传送总线事务。每次读突发传送总线事务的过程，包括送首地址和命令、存储器准备数据、传送数据。每次突发传送32字节，传送地址或32位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。

（3）存储器总线完成一次读突发传送总线事务所需的时间是多少？

解： 一次读突发传送总线事务包括一次地址传送和32个字节的数据传送



6.1总线系统

12. 某32位计算机CPU主频为800MHZ，Cache命中时的CPI为4，Cache块大小为32字节。主存采用8体交叉存储方式。每个体的存储字长为32位，存储周期为40ns，存储器总线宽度为32位，总线时钟频率为200MH Z，支持突发传送总线事务。每次读突发传送总线事务的过程，包括送首地址和命令、存储器准备数据、传送数据。每次突发传送32字节，传送地址或32位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。

（3）存储器总线完成一次读突发传送总线事务所需的时间是多少?

解： 一次读突发传送总线事务包括一次地址传送和32个字节的数据传送

一次地址传送需要5ns

每次突发传送32位数，需要一个总线时钟周期

32个字节传输需要8个总线时钟周期

主存采用8体交叉， 存储周期40ns

连续读取m个字所需的时间为$T+(m-1)\tau$

这里， $T=40ns$， $\tau=5\text{ns}$

连续读取8个字所需的时间$=40+(8-1)\times 5$
$=75ns$

完成一次读突发传送总线事务所需的时间$=5+75+5=85(ns)$

6.1总线系统

相关题目

12. 某32位计算机CPU主频为800MHZ，Cache命中时的CPI为4，Cache块大小为32字节。主存采用8体交叉存储方式。每个体的存储字长为32位，存储周期为40ns，存储器总线宽度为32位，总线时钟频率为200MH Z，支持突发传送总线事务。每次读突发传送总线事务的过程，包括送首地址和命令、存储器准备数据、传送数据。每次突发传送32字节，传送地址或32位数据均需要一个总线时钟周期。请回答下列问题，要求给出理由或计算过程。

（4）若程序BP执行过程中，共执行了100条指令，平均每条指令需进行1.2次访存，Cache缺失率为5%，不考虑替换等开销，则BP的CPU执行时间是多少?

解： CPU执行时间包括Cache命中时的时间和Cache缺失的时间

Cache命中时CPI=4， 命中的时间$= 100 \times 4 \times 1.25 = 500ns$

Cache缺失时，缺失一次就需要一次突发， $100 \times 1.2 \times 0.05 \times 85 = 510ns$

BP的CPU执行时间$= 500 + 510 = 1010(ns)$

6.1总线系统

本小节需要掌握的内容：

和总线相关的基本定义和概念，注意总线和其它知识点结合的综合题

本课时结束 记得复习哦

中国大学MOOC
中国大学MOOC搜索：计组期末突击